日期:1993年4月12日
修訂版3.0
先前版本:
修訂版2.11
1990年3月16日
第一版:1989年10月
附錄#1:1991年1月
版權所有© 1989-1993,Cisco Systems, Inc.和T3plus Networking, Inc.
Cisco Systems, Incorporated和T3plus Networking, Incorporated對規範中的任何資訊均不作任何表述,也並不保證提供這些資訊,但是本著誠意並盡其知識和能力提供這些資訊。在不限制上述通用性的前提下,思科系統公司和T3plus網路公司不對是否適合特定用途做出宣告或擔保,也不對使用規範中的資訊是否可能侵犯任何人的專利或其他權利做出宣告或擔保。接收人放棄對思科系統或T3plus網路可能針對接收人利用由此得到的資訊或產品的任何使用提出的任何索賠。
允許複製和分發此規範,但條件如下:
未經Cisco Systems和T3plus Networking的明確書面許可,不得更改或修改本文檔的內容。本文檔旨在用作高速串列介面規範並發展為行業標準。出於此目的,預期未來可能會修訂本規範,以反映隨著發展的更多要求或遵守國內或國際標準的情況。Cisco Systems和T3plus網路保留隨時更改或修改本規範或其相關裝置的權利,恕不另行通知,也不承擔任何責任。
要接收此規範的更新副本,建議請求將您新增到思科系統或T3plus網路的HSSI規範郵件清單中。
約翰·查普曼
高級硬體設計工程師
Cisco Systems, Inc.
375 East Tasman Drive
San Jose, CA 95134
jchapman@cisco.com
電話:(408)526-7651傳真:(408) 527-1709
米特里·哈拉比
高級硬體設計工程師
T3plus Networking, Inc.
2840聖托馬斯高速公路
加利福利亞聖克拉拉95051
mitri@t3plus.com
電話:(408)727-4545傳真:(408) 727-5151
本文指定高速路由器或類似資料裝置等DTE與DS3(44.736 Mbps)或SONET STS-1(51.84 Mbps)DSU等DCE之間的物理層介面。將來對該規範的擴展可能包括支援高達SONET STS-3(155.52 Mbps)的速率。
本文檔與HSSI設計規範相容,該規範由John T. Chapman和Mitri Halabi編寫,修訂版2.11,1990年3月16日,附錄#1,1991年1月23日。
HSSI目前正在由美國標準研究所批准。物理層規範將是EIA/TIA-613,電氣層規範將是EIA/TIA-612。這些規範應在1993年中提供。此處包含表示法,其中兩個規範之間存在已知差異。
關於ANSI/EIA系列標準EIA-232-D、EIA-422-A、EIA-423-A、EIA-449和EIA-530,本規範的顯著之處在於:
本規範符合以下定義:
RT:接收定時 來自DCE
RT是最大位元率為52 Mbps的帶間隙時鐘,為RD提供接收訊號元素定時資訊。
RD:接收資料 來自DCE
由DCE生成的資料訊號響應從遠端資料站接收的資料通道線訊號在該電路上傳送到DTE。RD與RT同步。
ST:傳送時間 來自DCE
ST是最大位元率為52 Mbps的帶間隙時鐘,它向DTE提供傳輸訊號元素定時資訊。
TT:終端計時 到DCE
TT向DCE提供發射訊號元件定時資訊。TT是由DTE反饋回DCE的ST訊號。TT應僅由DTE緩衝,而不用任何其他訊號選通。
標清:傳送資料 到DCE
由DTE產生的資料訊號將通過資料通道傳送到遠端資料站。SD與TT同步。
TA:資料終端裝置可用 到DCE
當DTE準備向DCE傳送資料和從DCE接收資料時,DTE將斷言TA,獨立於CA。在DCE也宣告了CA之前,不應開始有效的資料傳輸。如果當DTE斷開時,資料通訊通道需要保持活躍資料模式,則當TA被解除斷言時,DCE應提供該模式。
CA:提供資料通訊裝置 來自DCE
當DCE準備向DTE傳送資料和從DTE接收資料時,DCE將宣告CA,獨立於TA。這表示DCE已獲取有效的資料通訊通道。在DTE也確認TA之前,不應開始資料傳輸。
假設資料通訊通道無效,除非同時斷言TA和CA,那麼在DTE和DCE上用TA和CA選通傳入資料流可能是很好的實現實踐。
還應當認識到,當DCE取消肯定CA時,DCE處於未知狀態,而且ST和RT時鐘可能不存在,並且DTE不能認為它們是有效的。
洛杉磯:回送電路A 到DCE
磅:環回電路B 到DCE
DTE斷言LA和LB以使DCE及其相關資料通訊通道提供三種診斷環回模式之一。具體來說,LB = 0,LA = 0:no loopback LB = 1, LA = 1:本地DTE環回LB = 0,LA = 1:本地線路環回LB = 1,LA = 0:遠端線路回送
1表示斷言,0表示非斷言。所有環回都是負載環回。因此,如果HSSI資料流被複用到僅部分資料通訊通道上,則作為最小值,僅該部分資料通訊通道需要環回。
本地DTE(?digital?)環回發生在DCE的DTE埠,用於測試DTE和DCE之間的鏈路。本地線路(?analog?)環回發生在DCE的線路側埠,用於測試DCE功能。遠端(?analog?)環回發生在遠端DCE的線路埠,用於測試資料通訊通道的功能。這三個環回按以下順序啟動。遠端DCE通過遠端控制其本地環回進行測試。請注意,LA和LB是EIA訊號LL(本地環回)和RL(遠端環回)的直接超集。
本地DCE在所有三種環回模式期間繼續宣告CA。如果本地DCE無法支援特定環回模式,則它可能選擇在DTE斷言LA或LB時取消斷言CA,當遠端環回生效時,遠端DCE將取消斷言CA。如果遠端DCE可以在本地DCE上偵測到本機回送,則遠端DCE將解除其CA的斷言;否則,當本地DCE上存在本地環回時,遠端DCE將宣告其CA。
DCE只對指令DTE實施環回。從資料通訊通道接收資料將被忽略。根據資料通訊通道的特定要求,向資料通訊通道傳送資料填充有指令DTE的傳送資料流,或者填充有保持活躍的資料模式。
沒有明確的硬體狀態訊號指示DCE已進入環回模式。DTE在宣告LA和LB之後等待適當的時間量,然後假定環回有效。適當的時間長度取決於應用程式,不屬於本規範的一部分。
環回模式適用於定時訊號和資料訊號。因此,在DTE-DCE鏈路上,相同的定時訊號可以經過該鏈路三次,首先是ST,然後是TT,最後是RT。
LC:環回電路C 來自DCE
LC是從DCE到DTE的可選環回請求訊號,用於請求DTE提供到DCE的環迴路徑。更具體地說,DTE會設定TT=RT和SD=RD。在這些情況下,ST不會被使用,也不能作為有效的時鐘源。
這將允許DCE/DSU網路管理診斷程式獨立於DTE測試DCE/DTE介面。這遵循HSSI的理念,即DCE和DTE都是智慧的獨立對等體,並且DCE能夠並負責維護自己的資料通訊通道。
如果DTE和DCE都宣告了環回請求,則會為DTE提供首選項。
請注意,LC是可選的,未包括在ANSI標準中。
商標:測試模式 來自DCE
當DCE處於由本地或遠端環回引起的測試模式時,會斷言測試模式。此訊號是可選的。TM由ANSI新增,不屬於原始HSSI規範。
SG:訊號接地
SG的兩端均連線到電路接地。SG確保傳送訊號電平保持在接收器的公共模式輸入範圍內。
SH:遮蔽方向
遮蔽封裝電纜用於EMI目的,並不隱含地用於傳輸訊號返回電流。遮蔽直接連線到DTE框架地面,並且可以在DCE框架地面選擇兩個選項之一。
第一個選項是將遮蔽直接連線到DCE幀接地。
第二種選擇是通過470歐姆、+/-10%、1/2電阻、0.1uF、+/-10%、50伏特單片陶瓷電容器和0.01uF、+/-10%、50伏特單片陶瓷電容器的並行組合將遮蔽連線到DCE框架。
R-C-C網路應儘可能靠近遮蔽/機箱連線。由於遮蔽直接端接到DTE和DCE機箱,因此不會在聯結器內為遮蔽分配引腳。聯結器殼體保持連線電纜之間的遮蔽連續性。
在實踐中,通常使用第一個選項。
所有訊號均經過平衡、差分驅動並在標準ECL級別接收。兩端的ECL負電源電壓Vee可以是–5.2 Vdc +/- 10%或–5.0 Vdc +/- 10%。上升時間和下降時間從20%至80%的閾值水準測量。HSSI發射器和接收器的電氣特性在HSSI接收器表和HSSI發射器表中給出,下面分別列出這兩種表。
除了本規範中列出的10KH ECL電氣特性外,與100K ECL的互操作也是可能的,並且將在ANSI規範中實現。
如果介面電纜不存在,則差分ECL接收器必須預設為已知狀態。為了保證這一點,使用10H115或10H116時,必須在接收器的(+側)新增1.5 kohm, 1%(上拉電阻),並在接收器的(+側)新增1.5 kohm, 1%(下拉電阻)。
這允許在110歐姆電阻上開發合適的最小150毫伏特,並將產生750歐姆的縱向端接。所有介面訊號的預設狀態都是反斷的。
使用10H125時不需要使用外部電阻,因為它具有內部偏置網路,當輸入保持浮動時,它將強制輸出低狀態。
介面不得因引腳的任何組合上的開路或短路連線而損壞。
源定時被定義為發射機處產生的定時波形。目的地定時被定義為在接收器處入射的定時波形。在最終脈衝幅度的50%點之間測量脈衝寬度。定時脈衝的前沿應定義為斷言與斷言的邊界。定時脈衝的尾沿應定義為斷言和非斷言之間的邊界。
從規範和實施角度來看,HSSI鏈路應被視為ECL觸發器到觸發器鏈路。當資料離開HSSI埠時,應將其重新鎖定在ECL觸發器之外,並直接插入線驅動器。在接收器,一旦通過線路接收器,應立即再次將資料重新鎖定到ECL觸發器。控制訊號不需要使用觸發器。
RT、TT和ST最小正源定時脈衝寬度應為7.7ns。這樣允許源佔空比容差+/- 10%。此值可從以下位置獲得:
10% = ((9.61ns - 7.7ns)/19.23ns) x100%
其中:
19.23 ns = 1 / (52 Mbps) 9.61 ns = 19.23 ns * 1/2 cycle
在源定時脈衝的前沿+/- 3ns內,資料將變為新狀態。
RT、TT和ST最小正目的地定時脈衝寬度應為6.7 ns。資料將在目標定時脈衝的前沿+/- 5納秒內變為新狀態。這些數字允許傳輸失真元素為1.0ns的脈衝寬度失真和2.0ns的時鐘到資料偏斜。這將1.7 ns保留為接收器設定時間。
資料將在後緣被視為有效。這樣,傳送在前緣上的時鐘資料,並在後緣上接收時鐘資料。這允許時鐘資料偏差錯誤的接受視窗。
DTE內ST口與TT口的延時小於50納秒。DCE必須能夠允許其ST埠和TT埠之間的延遲至少為200ns。這允許15米電纜有150 ns的延遲(往返延遲)
為了便於實現各種位/位元組/幀DCE多路複用器,RT和ST可以縫隙以允許刪除成幀脈衝並允許HSSI的頻寬限制。
未指定最大間隔時間。然而,當斷言了TA和CA時,時鐘源ST和RT一般是連續的。間隙間隔被測量為相同斜率的兩個連續時鐘邊之間的時間量。
瞬時資料傳輸速率不得超過52 Mbps。
有效資料的定義取決於應用程式,不屬於本規範的主題。這與HSSI是第1層規範一致,因此沒有資料有效性的知識。
CA和TA彼此是非同步的。在斷言CA時,訊號ST、RT和RD在至少40ns內將視為無效。在TA的斷言中,訊號TT和SD在至少40ns內將視為無效。這旨在使接收端獲得足夠的設定時間。
在SD上的最後一個有效資料位被傳輸後至少有一個時鐘脈衝之前,不應對TA進行斷言。這不適用於CA,因為資料對DCE是透明的。
連線DCE和DTE的電纜由25對雙絞線組成,帶有整體箔/編織遮蔽。電纜接頭都是插頭接頭。DTE和DCE具有女性貯器。規格以米(米)和英尺(英尺)為單位。
請注意,雖然HSSI電纜使用與SCSI-2規格相同的聯結器,但HSSI和SCSI-2電纜的電纜阻抗不同。SCSI-2電纜可以低至70歐姆,而HSSI電纜指定為110歐姆。因此,根據SCSI-2規範製作的電纜可能無法與HSSI一起正常工作。電纜長度較長時,不相容現象將更為明顯。
電纜在HSSI電纜電氣規格表、HSSI電纜物理規格表和HSSI聯結器引出表中進行了完整說明,下面列出了所有這些說明。
本附錄將計算此介面的抗干擾能力。對於10KH ECL,通常指定的150伏特的雜訊抗性在這裡不適用,因為差分輸入不使用內部ECL偏置Vbb。
10H115和10H116差分線接收器的公共模式(NMcm)和差分模式(NMdiff)雜訊容限為:
NMcm+ = Vcm_max - Voh_max = -0.50 Vdc - (-0.81 Vdc) = 310 mVdc NMcm- = Vol_min - Vcm_min = -1.95 Vdc - (-2.85 Vdc) = 900 mVdc NMdiff = Vod_min * length * attenuation/length - Vid_min = 590 mv /[10^((50 ft *.085 dB/ft)/20)] - 150 mv = 361 mv in dB: = 20 log [(361+150)/150] = 10.6 dB
電壓為25攝氏度。選擇Vcm_max為100 mv低於飽和點Vih = -0.4伏。
10H125差分接收器具有+5 Vdc電源,可以處理其輸入上的較大正偏移。10H125的雜訊容限效能為:
NMcm+ = Vcm_max - Voh_max = 1.19 Vdc - (-0.81 Vdc) = 2000 mVdc
所有部件的NMcm — 和NMdiff相同。要允許使用所有接收器,接收器的最壞情況下共模雜訊必須限製為310 mvdc。
將公共模式範圍Vcm_max到Vcm_min解釋為可施加到接收器的輸入端的絕對電壓的最大範圍,與所施加的差分電壓無關。訊號電壓範圍Voh_max到Vol_min表示發射器將生成的絕對電壓的最大範圍。這兩個範圍之間的差值表示共模雜訊餘量,NMcm+和NMcm-,其中NMcm+是附加共模雜訊的最大偏移,NMcm — 是減法共模雜訊的最大偏移。
在五個50英尺雙絞線接地的情況下,需要使用共模雜訊裕度的接地環路電流為:
I_ground = NMcm+ / (cable_resistance/5 pairs) = (310 mVdc) / (70 mohms/foot x 50 feet / 10 wires) = 0.9 amps dc
在正常操作條件下,該電流量絕不應存在。
共模雜訊對差分雜訊餘量Vdf_app的影響可以忽略。相反,Vdf_app會受到發射器電源導軌一側引入的雜訊的影響。ECL Vcc的電源抑制比(PSRR)為0 dB,而ECL Vee的PSRR為38 dB。因此,為了最小化差分雜訊,Vcc接地,Vee連線到負電源。